AM3352BZCZA100

– mDDR: 200 MHz クロック (400 MHz データレート)
– DDR2: 266 MHz クロック (532 MHz データ レート)
– DDR3: 400 MHz クロック (800 MHz データ レート)
– DDR3L: 400 MHz クロック (800 MHz データ レート)
– 16 ビット データ バス
– 1 GB の合計アドレス可能スペース
– 1 つの x16 または 2 つの x8 メモリ デバイス構成をサポート
– 汎用メモリ コントローラ (GPMC)
– 最大 7 つのチップ セレクト (NAND、NOR、Muxed-NOR、SRAM) を備えた柔軟な 8 ビットおよび 16 ビットの非同期メモリ インターフェイス
– BCH コードを使用して 4、8、または 16 ビットの ECC をサポート
– ハミング コードを使用して 1 ビット ECC をサポート
– エラーロケーターモジュール (ELM)
– GPMC と併用して、BCH アルゴリズムを使用して生成されたシンドローム多項式からデータ エラーのアドレスを特定
– BCH アルゴリズムに基づいて、512 バイトごとに 4、8、および 16 ビットのブロック エラー位置をサポート
プログラマブル リアルタイム ユニット サブシステムおよび産業用通信サブシステム (PRU-ICSS)
– EtherCAT®、PROFIBUS、PROFINET、EtherNet/IP™ などのプロトコルをサポート
– 2 つのプログラマブル リアルタイム ユニット (PRU)
– 200 MHz で動作可能な 32 ビット ロード/ストア RISC プロセッサ
– 単一エラー検出 (パリティ) を備えた 8KB の命令 RAM
– 単一エラー検出 (パリティ) 付きの 8KB のデータ RAM
– 64 ビット アキュムレータを備えたシングル サイクル 32 ビット乗算器
– 強化された GPIO モジュールは、ShiftIn/Out のサポートと外部信号のパラレル ラッチを提供します。
– シングル エラー検出 (パリティ) 付きの 12KB の共有 RAM
– 各 PRU からアクセス可能な 3 つの 120 バイト レジスタ バンク
– システム入力イベントを処理する割り込みコントローラ (INTC)
– 内部および外部マスターを PRU-ICSS 内のリソースに接続するためのローカル相互接続バス
– PRU-ICSS 内の周辺機器:
– フロー制御ピンを備えた 1 つの UART ポート、
最大12Mbps対応
– 1 つの拡張キャプチャ (eCAP) モジュール
– 産業用をサポートする 2 つの MII イーサネット ポート
EtherCAT などのイーサネット
– 1 つの MDIO ポート
電源、リセット、およびクロック管理 (PRCM) モジュール
– スタンバイおよびディープスリープ モードの開始と終了を制御
– スリープ シーケンス、電源ドメイン スイッチオフ シーケンス、ウェイクアップ シーケンス、および電源ドメイン スイッチオン シーケンスを担当
– 時計
– 統合された 15 ～ 35 MHz の高周波
さまざまなシステムおよび周辺クロックの基準クロックを生成するために使用される発振器
– 個々のクロックの有効化と無効化をサポート
サブシステムとペリフェラルの制御
消費電力の削減を促進
– システム クロックを生成するための 5 つの ADPLL
(MPU サブシステム、DDR インターフェイス、USB およびペリフェラル [MMC および SD、UART、SPI、I2C]、L3、L4、イーサネット、GFX [SGX530]、LCD ピクセル クロック)